




MT5710-CN 5G RedCap 模块 硬件设计指南-LCC 封装

文档版本：V2.1
发布日期：2024-02-06

成都鼎桥通信技术有限公司

网址: <https://www.td-tech.com>
客户服务电话: 400 060 0808

版权所有©成都鼎桥通信技术有限公司 2024。保留一切权利。
非经本公司书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部,并不得以任何形式传播。

商标声明

 **TD Tech** 和其他商标均为成都鼎桥通信技术有限公司的商标。
本文档提及的其他所有商标或注册商标,由各自的所有人拥有。

注意

您购买的产品、服务或特性等应受成都鼎桥通信技术有限公司商业合同和条款的约束,本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定,成都鼎桥通信技术有限公司对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有约定,本文档仅作为使用指导,本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。



目录

1 修订记录.....	1
2 简介.....	2
3 总体介绍.....	3
3.1 功能概述.....	3
3.2 电路框图.....	4
3.3 外设接口.....	4
4 接口描述.....	6
4.1 LCC 接口.....	7
4.2 电源接口.....	11
4.2.1 概览.....	12
4.2.2 电源输入接口.....	12
4.2.3 电源输出接口.....	13
4.3 控制信号接口.....	13
4.3.1 概览.....	13
4.3.2 PWRKEY 引脚.....	14
4.3.2.1 开关机时序.....	15
4.3.3 RESET_N 引脚.....	16
4.3.4 FAST_BOOT 引脚.....	17
4.3.5 WAKEUP_IN 引脚.....	17
4.3.6 DTR 引脚*.....	18
4.3.7 WAKE_OUT 引脚.....	18
4.3.8 RI 引脚*.....	19
4.3.9 AP_READY 引脚.....	20
4.3.10 W_DISABLE 引脚.....	20
4.3.11 NET_STATUS 引脚.....	21
4.3.12 STATUS 引脚.....	21
4.4 GPIO 接口.....	22
4.5 授时接口.....	22
4.6 I2C 接口.....	23
4.7 PCM 接口.....	24
4.8 UART 接口.....	25
4.9 USB 接口.....	26

4.10 USIM 卡接口.....	27
4.11 ADC 接口.....	29
4.12 RGMII 接口.....	30
4.13 PCIe 接口*.....	31
4.14 SDIO 接口.....	32
4.15 SPI 接口*.....	33
4.16 RF 天线接口.....	34
4.17 测试点设计.....	35
4.18 预留/NC 引脚.....	35
5 射频特性.....	36
5.1 工作频段.....	36
5.2 传导射频测量.....	37
5.2.1 测试环境.....	37
5.2.2 测试标准.....	37
5.3 传导射频特性.....	37
5.3.1 接收灵敏度.....	37
5.3.2 传导发射功率.....	38
5.4 天线设计.....	39
5.4.1 S11 (VSWR)	39
5.4.2 天线效率.....	39
6 电气特性.....	40
6.1 极限工作电压.....	40
6.2 工作和存储环境.....	41
6.3 应用接口电气特性.....	41
6.4 输入电源特性.....	42
6.4.1 输入电压.....	42
6.4.2 功耗.....	42
6.5 静电防护.....	44
6.5.1 模块静电放电特性.....	45
6.5.2 ESD 设计建议.....	45
6.5.3 ESD 环境控制建议.....	45
6.6 客户 PCB 设计.....	46
6.6.1 高速信号走线整体建议.....	46
6.6.1.1 USB 走线建议.....	46
6.6.1.2 RF 走线建议.....	46
6.7 热设计.....	48
7 机械特性.....	49
7.1 存储条件.....	49
7.2 潮敏特性.....	49
7.3 烘烤参数.....	50
7.4 模块尺寸.....	50

7.5 实物图..... 51

7.6 钢网设计..... 51

7.7 回流曲线..... 52

7.8 包装..... 53

8 认证..... 54

9 缩略语..... 55

1 修订记录

历史版本

版本号	时间	修订描述
V1.0	2023.07.04	首次发布
V2.0	2023.12.28	1.刷新电路框图 2.添加认证信息 3.刷新接口支持信息 4.TDD频段功率等级修改为PC3 5.刷新功耗参数 6.更改WAKE_OUT/AP_READY逻辑信息
V2.1	2024.02.06	1.修改开关机时序时间 2.调试完成接口对外释放

2 简介

本文描述了TD-TECH LCC封装RedCap模块MT5710-CN使用过程中的硬件应用接口和空中接口。

通过本文，您可以了解到MT5710-CN模块（LCC封装）使用过程中的接口规范、电气特性以及相关产品信息。

产品型号	频段
MT5710-CN模块（LCC封装）	NR: n1/3/5/8/28/41/78/79 LTE FDD: B1/3/5/8 LTE TDD: B34/38/39/40/41(全频段)

3 总体介绍

关于本章

- 3.1 功能概述
- 3.2 电路框图
- 3.3 外设接口

3.1 功能概述

表 3-1 产品特性

产品特性	描述
物理特性	尺寸: 29mm*32mm*2.4mm 重量: 约5g
工作温度	正常工作温度: -30~75℃ 扩展工作温度: -40~85℃
存储温度	-40℃~90℃
湿度	RH5% 至 RH95%
工作电压	DC 3.3V~4.4V (典型值3.8V)
天线接口	主集天线*1, 分集天线*1
数据业务	最大理论速率: NR: DL 226Mbps / UL 120Mbps LTE: DL 200Mbps / UL 100Mbps


产品特性	描述
功率等级	SA: n1/3/5/8/28/41/78/79 : Power Class 3 LTE: B1/3/5/8/34/38/39/40/41: Power Class 3

3.2 电路框图

MT5710-CN模块（LCC封装）基于国产R17芯片开发，电路有如下所示的功能模块：

- 电源管理
- 基带
- NAND FLASH
- 射频电路

图 3-1 模块电路框图



3.3 外设接口

表 3-2 外设接口

接口	描述
ADC	ADC x 2
LED	LED x 1，用于模块工作状态指示
GPIO	通用GPIO x 1
授时	IRIG_B x 1；1PPS x 1
I2C	I2C x 1

接口	描述
UART	调试串口 x 1；主串口 x 1；GNSS串口* x 1
PCM*	PCM x 1
USB	USB2.0 x 1
USIM	USIM x 1
RGMII	RGMII x 1
SDIO*	SDIO3.0 x 1
PCIe*	PCIe1.1 x 1
SPI*	SPI x 1
ANT	天线接口 x 2

 说明

- 带“*”接口表示正在开发中，功能还未完全实现，实际设计时请参考最新版本硬件设计指南。

4 接口描述

关于本章

- 4.1 LCC接口
- 4.2 电源接口
- 4.3 控制信号接口
- 4.4 GPIO接口
- 4.5 授时接口
- 4.6 I2C接口
- 4.7 PCM接口
- 4.8 UART接口
- 4.9 USB接口
- 4.10 USIM卡接口
- 4.11 ADC接口
- 4.12 RGMII接口
- 4.13 PCIe接口*
- 4.14 SDIO接口
- 4.15 SPI接口*
- 4.16 RF天线接口
- 4.17 测试点设计
- 4.18 预留/NC引脚

4.1 LCC 接口

MT5710-CN模块（LCC封装）对外接口形态为LGA+LCC接口，其中LGA引脚64个，LCC引脚80个，合计144个。

图 4-1 模块接口示意图



表 4-1 引脚定义

引脚号	引脚名称	引脚类型	引脚描述	电压
POWER				
57	VBAT_RF	PI	模块RF供电	3.3V~4.4V (typ:3.8V)
58	VBAT_RF	PI	模块RF供电	3.3V~4.4V (typ:3.8V)
59	VBAT_BB	PI	模块BB供电	3.3V~4.4V (typ:3.8V)

引脚号	引脚名称	引脚类型	引脚描述	电压
60	VBAT_BB	PI	模块BB供电	3.3V~4.4V (typ:3.8V)
7	VDD_EXT	PO	模块1.8V输出，最大50mA	1.8V
控制引脚				
1	WAKEUP_IN	I	模块睡眠模式控制，低有效，内部上拉至1.8V	1.8V
66	DTR*	I	模块睡眠模式控制，低有效，内部上拉至1.8V	1.8V
2	AP_READY	O	模块休眠状态指示	1.8V
4	W_DISABLE#	I	模块飞行模式控制，低有效，内部上拉至1.8V	1.8V
20	RESET_N	I	模块复位信号，低有效，内部上拉至1.8V	1.8V
21	PWRKEY	I	模块开关机信号，低有效，内部上拉至1.8V	1.8V
6	NET_STATUS	O	模块工作状态指示	1.8V
61	STATUS	OD	模块工作状态指示，SINK	-
62	RI*	O	模块唤醒主机，高有效	1.8V
141	WAKE_OUT	O	模块唤醒主机，默认为低电平，高有效	1.8V
115	FAST_BOOT	I	USB强制下载，低有效，内部上拉至1.8V	1.8V
63	TRX_TAS*	I	TAS开关信号，默认悬空，拉高关闭TAS	1.8V
授时接口				
3	IRIG_B	O	B码输出，实现授时功能	1.8V
116	PPS_OUT	O	1PPS输出，实现授时功能	1.8V
USB				
69	USB_DP	AIO	USB2.0 差分数据正信号	-
70	USB_DM	AIO	USB2.0 差分数据负信号	-
71	USB_VBUS	I	USB VBUS，用于USB热插拔检测	5V

引脚号	引脚名称	引脚类型	引脚描述	电压
串口				
11	DBG_RXD	I	Debug串口接收	1.8V
12	DBG_TXD	O	Debug串口发送	1.8V
64	UART0_CTS*	I	清除发送数据	1.8V
65	UART0_RTS*	O	请求发送数据	1.8V
67	UART0_TXD	O	主串口发送数据	1.8V
68	UART0_RXD	I	主串口接收数据	1.8V
GPIO				
23	GPIO_01	IO	通用GPIO	1.8V
PCM*				
24	PCM_IN	I	PCM数据输入	1.8V
25	PCM_OUT	O	PCM数据输出	1.8V
26	PCM_SYNC	O	PCM同步信号	1.8V
27	PCM_CLK	O	PCM时钟	1.8V
USIM				
13	USIM_DET	I	USIM卡热插拔检测信号	1.8V
14	USIM_VDD	PO	USIM卡供电, 1.8V/ 3.0V自适应	1.8V/3.0V
15	USIM_DATA	IO	USIM卡数据	1.8V/3.0V
16	USIM_CLK	O	USIM卡时钟	1.8V/3.0V
17	USIM_RESET	O	USIM卡复位	1.8V/3.0V
I2C				
41	I2C_SCL	OD	I2C 时钟, 开漏	1.8V
42	I2C_SDA	OD	I2C 数据, 开漏	1.8V
RGMII				
73	RGMII_RX_D1	I	RGMII接收数据1	1.8V
74	RGMII_CTL_RX	I	RGMII接收控制	1.8V
75	RGMII_RX_CLK	I	RGMII接收时钟	1.8V
76	RGMII_RX_D0	I	RGMII接收数据0	1.8V
77	RGMII_TX_D0	O	RGMII发送数据0	1.8V

引脚号	引脚名称	引脚类型	引脚描述	电压
78	RGMII_TX_D1	O	RGMII发送数据1	1.8V
79	RGMII_RX_D2	I	RGMII 接收数据2	1.8V
80	RGMII_TX_D2	O	RGMII发送数据2	1.8V
81	RGMII_CTL_TX	O	RGMII发送控制	1.8V
82	RGMII_RX_D3	I	RGMII接收数据3	1.8V
83	RGMII_TX_CLK	O	RGMII发送时钟	1.8V
84	RGMII_TX_D3	O	RGMII发送数据3	1.8V
119	RGMII_RST_N	O	RGMII接口复位信号	1.8V
120	RGMII_INT_N	I	RGMII接口中断信号	1.8V
121	RGMII_MDIO	OD	MDIO接口数据	1.8V
122	RGMII_MDC	O	MDIO接口时钟	1.8V
PCIe				
140	PCIE_CLKREQ_N	I	PCIe时钟请求	1.8V
135	PCIE_WAKE_N	I	PCIe唤醒	1.8V
124	PCIE_PERST_N	O	PCIe复位	1.8V
136	PCIE_REFCLK_M	AIO	PCIe参考时钟（-）	-
137	PCIE_REFCLK_P	AIO	PCIe参考时钟（+）	-
126	PCIE_RX_M	AI	PCIe接收（-）	-
127	PCIE_RX_P	AI	PCIe接收（+）	-
138	PCIE_TX_M	AO	PCIe发送（-），模块内 置100nF电容	-
139	PCIE_TX_P	AO	PCIe发送（+），模块内 置100nF电容	-
SDIO				
28	SDIO_DATA3	IO	SDIO数据位3	1.8V
29	SDIO_DATA2	IO	SDIO数据位2	1.8V
30	SDIO_DATA1	IO	SDIO数据位1	1.8V
31	SDIO_DATA0	IO	SDIO数据位0	1.8V
32	SDIO_CLK	O	SDIO时钟	1.8V
33	SDIO_CMD	IO	SDIO命令	1.8V
SPI				

引脚号	引脚名称	引脚类型	引脚描述	电压
37	SPI_CS_N	O	SPI片选	1.8V
38	SPI_MOSI	O	SPI主信号输出	1.8V
39	SPI_MISO	I	SPI主信号输入	1.8V
40	SPI_CLK	O	SPI时钟	1.8V
ADC				
44	ADC1	AI	通用模数转换接口	50mV~1700mV
45	ADC0	AI	通用模数转换接口	50mV~1700mV
GPS_UART*				
114	UART1_TXD	O	串口输出	1.8V
113	UART1_RXD	I	串口输入	1.8V
ANT				
35	ANT_DIV	AI	分集接收天线	-
49	ANT_MAIN	AIO	主集收发天线	-
RESERVED				
5	18	55	117~118	123
125	143~144	-	-	-
NC				
34	43	47	128~134	142
GND				
8~10	19	22	36	46
48	50~54	56	72	85~112

📖 说明

- PI表示电源输入引脚；PO表示电源输出引脚；I表示数字信号输入引脚；O表示数字信号输出引脚；IO表示数据信号输入输出引脚；AI表示模拟信号输入引脚；AO表示模拟信号输出引脚；AIO表示模拟信号输入输出引脚；OD表示开漏引脚；OC表示开集引脚。
- RESERVED以及NC引脚，使用时需要做悬空处理。
- 带“*”引脚表示正在开发中，功能还未完全实现，实际设计时请参考最新版本硬件设计指南。

4.2 电源接口

4.2.1 概览

MT5710-CN模块（LCC封装）电源接口包括：

- VBAT_BB/VBAT_RF：模块电源输入
- VDD_EXT：模块1.8V对外输出
- USIM_VDD：USIM电源

表 4-2 电源接口引脚定义

引脚号	引脚名称	类型	描述	备注
59/60	VBAT_BB	PI	基带电源输入，电压上升时间必须大于100us	输入电压3.3V~4.4V，典型值3.8V
57/58	VBAT_RF	PI	射频电源输入，电压上升时间必须大于100us	输入电压3.3V~4.4V，典型值3.8V
7	VDD_EXT	PO	对外1.8V输出，可供电平转换使用	输出电压：1.8V 输出能力：50mA
14	USIM_VDD	PO	USIM卡供电	自动适配1.8V/3.0V

4.2.2 电源输入接口


电源输入接口为VBAT_BB/VBAT_RF，输入电压3.3V~4.4V，典型值3.8V，需保证供电电源输出能力大于等于3A。

为确保模块正常工作，需保证VBAT_BB/VBAT_RF引脚处实际输入电压维持在3.3V以上，否则可能会导致模块重启或者关机。

如果电源芯片输入电压与输出电压压差较大，推荐采用DCDC。如果电源芯片输入电压与输出电压压差较小，也可使用LDO。

为减小电压跌落，需在靠近模块VBAT_BB/VBAT_RF处放置一颗220uF铝电解电容或者低ESR的100uF储能电容，同时需在靠近模块VBAT_BB/VBAT_RF处放置多个低ESR的MLCC电容，如22uF、10uF、1uF、100nF、10nF、1nF、100pF、33pF等以减小干扰。

图 4-2 VBAT_BB/VBAT_RF 引脚参考电路



- 说明
- 下文若非特别注明，VBAT指代VBAT_BB加VBAT_RF。
 - 电源建议选用带使能功能器件，使能信号由主机给出。

4.2.3 电源输出接口

电源输出接口包括 VDD_EXT，USIM_VDD。

表 4-3 电源输出接口引脚定义

引脚号	引脚名称	典型值（V）	典型值（mA）
7	VDD_EXT	1.8	50
14	USIM_VDD	1.8/3.0	50

VDD_EXT：此引脚输出1.8V，负载能力50mA，用于外部电源转换。VDD_EXT在模块休眠状态下依旧会输出，对于低功耗产品需要注意VDD_EXT引脚的使用。VDD_EXT在模块关机状态下不输出。

USIM_VDD：USIM卡供电，模块可自动适配1.8V/3.0V USIM卡。

4.3 控制信号接口

4.3.1 概览

控制信号接口包括：

- WAKEUP_IN
- DTR*

- AP_READY
- W_DISABLE#
- RESET_N
- PWRKEY
- NET_STATUS
- STATUS
- WAKE_OUT
- RI*
- FAST_BOOT
- TRX_TAS*

表 4-4 控制信号接口引脚定义

引脚号	引脚名称	类型	描述	电压 (V)
1	WAKEUP_IN	I	模块睡眠模式控制，低有效，内部上拉至1.8V	1.8
66	DTR*	I	模块睡眠模式控制，低有效，内部上拉至1.8V	1.8
2	AP_READY	O	模块休眠状态指示	1.8
4	W_DISABLE#	I	模块飞行模式控制，低有效，内部上拉至1.8V	1.8
20	RESET_N	I	模块复位信号，低有效，内部上拉至1.8V	1.8
21	PWRKEY	I	模块开关机信号，低有效，内部上拉至1.8V	1.8
6	NET_STATUS	O	模块工作状态指示	1.8
61	STATUS	OD	模块工作状态指示，SINK	-
62	RI*	O	模块唤醒主机，高有效	1.8
141	WAKE_OUT	O	模块唤醒主机，高有效	1.8
115	FAST_BOOT	I	USB强制下载，低有效，内部上拉至1.8V	1.8
63	TRX_TAS*	I	TAS开关信号，默认悬空，拉高关闭TAS	1.8

4.3.2 PWRKEY 引脚


主机可通过三极管或者MOS驱动电路控制PWRKEY引脚。

若需要模块上电即开机，可在VBAT上电前拉低PWRKEY引脚。

表 4-5 PWRKEY 引脚定义

序号	功能	描述
1	开机	开机步骤1：VBAT上电200ms，此时PWRKEY为高 开机步骤2：拉低PWRKEY引脚100ms 开机步骤3：拉高PWRKEY引脚
2	关机	关机步骤1：拉低PWRKEY引脚10s 关机步骤2：拉高PWRKEY引脚

图 4-3 PWRKEY 引脚推荐电路



说明

- 若要采用PWRKEY控制模块开关机，需保证模块正常工作过程中，PWRKEY为高。
- PWRKEY引脚建议并联一个10-100pF电容，以避免误触发。
- 建议布线在内层，四周包地，且走线长度尽量短，走线距离板边大于2.54mm。
- 可使用AT+CFUN=8实现关机，建议优选此种方式，此时需保证POWER_ON_OFF为高，避免AT指令关机后再次误开机。

4.3.2.1 开关机时序

按表4-5描述，即可完成开关机操作。

在开关机时序中，需保证VBAT稳定。

图 4-4 开关机时序





表 4-6 参数描述

参数名称	描述	时间（典型值）	单位
T1	开机前VBAT稳定时间	200	ms
T2	PWRKEY拉低至VDD_EXT输出1.8V	53	ms
T3	PWRKEY拉低至RESET_N拉高	53	ms
T4	开机时间 （ PWRKEY拉低 ）	100	ms
T5	USB生效时间	17	s
T6	UART生效时间	17	s
T7	关机时间 （ PWRKEY拉低 ）	10	s
T8	关机后VBAT维持时间	2	s

4.3.3 RESET_N 引脚

RESET_N引脚用于复位模块，低电平有效，拉低此引脚可复位模块。

图 4-5 RESET_N 引脚推荐设计电路




说明

- RESET_N 建议拉低时间 100ms。
- RESET_N 引脚建议并联一个 10-100pF 电容，以避免误触发。
- 建议布线在内层，四周包地，且走线长度尽量短，距离板边大于 2.54mm。

4.3.4 FAST_BOOT 引脚

FAST_BOOT 引脚为模块强制下载引脚，内部上拉至 1.8V，可在模块上电前拉低此引脚再上电以强制进入下载模式。

图 4-6 FAST_BOOT 引脚推荐设计电路



说明

- FAST_BOOT 引脚建议预留测试点。

4.3.5 WAKEUP_IN 引脚

WAKEUP_IN 引脚为模块进入休眠状态的授权引脚，此引脚内部上拉至 1.8V。

引脚逻辑如下：

- WAKEUP_IN为高：模块无法进入休眠。
- WAKEUP_IN为低：模块在一定的条件下可以进入休眠。

图 4-7 WAKEUP_IN 引脚推荐电路





图 4-8 WAKEUP_IN 引脚时序



说明

- 建议布线在内层，四周包地，且走线长度尽量短，距离板边大于2.54mm。
- 若无需使用此引脚，可悬空。

4.3.6 DTR 引脚*

DTR引脚为模块退出休眠状态的授权引脚，此引脚内部上拉至1.8V。

说明

- 若无需使用此引脚，可悬空。

4.3.7 WAKE_OUT 引脚

WAKE_OUT引脚为模块唤醒主机信号，默认为低，当有URC上报发生，输出1s高电平。

图 4-9 WAKE_OUT 引脚推荐电路





图 4-10 WAKE_OUT 逻辑



说明

- 若无需使用此引脚，悬空处理。

4.3.8 RI 引脚*

RI引脚为模块唤醒主机信号，默认为低，当有URC上报发生，输出1s高电平。

说明

- 若无需使用此引脚，悬空处理。

4.3.9 AP_READY 引脚

AP_READY引脚用于指示模块休眠状态，模块休眠时输出低电平，正常工作时输出高电平。

图 4-11 AP_READY 引脚推荐电路





图 4-12 AP_READY 逻辑



说明

- 若无需使用此引脚，悬空处理。


4.3.10 W_DISABLE 引脚

W_DISABLE引脚用于模块飞行状态控制。模块内部上拉至1.8V。

引脚逻辑如下：

- W_DISABLE为高：模块不进入飞行模式。
- W_DISABLE为低：模块进入飞行模式。

图 4-13 W_DISABLE 引脚推荐电路




说明

- 若无需使用此引脚，悬空处理。

4.3.11 NET_STATUS 引脚

NET_STATUS引脚用于模块工作状态指示，可用于驱动LED指示灯。

图 4-14 NET_STATUS 引脚推荐电路




说明

- 若无需使用此引脚，悬空处理。

4.3.12 STATUS 引脚

STATUS引脚用于模块工作状态指示，此为SINK引脚，最大支持20mA电流。

图 4-15 STATUS 引脚推荐电路



- 说明
- STATUS引脚为灌电流，需外部上拉，最大电流为20mA。
 - 若无需使用此引脚，悬空处理。

4.4 GPIO 接口

模块提供一个通用GPIO引脚，客户可通过下列GPIO引脚进行功能设计。

表 4-7 GPIO 接口引脚定义

引脚号	引脚名称	引脚类型	描述	典型值 (V)
23	GPIO_01	IO	通用GPIO，休眠状态下不可用	1.8

- 说明
- 若需电平转换，上拉需选用VDD_EXT。
 - 若无需使用相关引脚，悬空处理。

4.5 授时接口

模块提供两组接口，分别为B码授时以及1PPS授时。

表 4-8 授时接口引脚定义

引脚号	引脚名称	引脚类型	描述	典型值 (V)
3	IRIG_B	O	B码授时	1.8
116	PPS_OUT	O	1PPS授时	1.8

图 4-16 B 码授时引脚推荐电路





图 4-17 1PPS 授时引脚推荐电路



📖 说明

- 授时接口走线上电容建议不接，若需接电容，走线上电容需小于10pF。
- 建议布线在内层，四周包地，且走线长度尽量短，距离板边距离大于2.54mm。
- 若需电平转换，上拉需选用VDD_EXT。
- 若无需使用此引脚，悬空处理。


4.6 I2C 接口

模块提供一组I2C接口，用于CODEC配置。

表 4-9 I2C 接口引脚定义

引脚号	引脚名称	引脚类型	描述	典型值 (V)
41	I2C_SCL	OD	I2C时钟信号，开漏	1.8
42	I2C_SDA	OD	I2C数据信号，开漏	1.8

图 4-18 I2C 引脚推荐电路



说明

- 若无需使用此引脚，悬空处理。
- 上拉需选用VDD_EXT。


4.7 PCM 接口

模块提供一组PCM接口，可用于CODEC。

表 4-10 PCM 接口引脚定义

引脚号	引脚名称	引脚类型	描述	典型值 (V)
24	PCM_IN	I	PCM数据输入	1.8
25	PCM_OUT	O	PCM数据输出	1.8
26	PCM_SYNC	O	PCM同步信号	1.8
27	PCM_CLK	O	PCM时钟	1.8

图 4-19 PCM 接口推荐电路



说明

- 如果不使用PCM接口，可悬空相应引脚。
- 若需电平转换，上拉需选用VDD_EXT。

4.8 UART 接口

模块提供三个UART接口，分别如下：

- DBG串口：用于LOG打印，默认波特率115200 bps。
- UART0：主串口，可用于AT指令发送以及数据传输，默认波特率115200 bps，可通过AT指令更改波特率。
- GNSS串口：用于连接GNSS UART接口，此接口为预留。

表 4-11 UART 接口引脚定义

引脚号	引脚名称	引脚类型	描述	典型值 (V)
11	DBG_RXD	I	调试串口接收，LOG打印，波特率：115200 bps	1.8
12	DBG_TXD	O	调试串口发送，LOG打印，波特率：115200 bps	1.8
64	UART0_CTS*	I	清除发送数据	1.8
65	UART0_RTS*	O	请求发送数据	1.8
67	UART0_TXD	O	主串口发送数据	1.8
68	UART0_RXD	I	主串口接收数据	1.8
114	UART1_TXD*	O	GNSS串口输出	1.8
113	UART1_RXD*	I	GNSS串口输入	1.8

图 4-20 二线 UART 推荐电路





图 4-21 四线 UART 推荐电路



说明

- UART引脚电平为1.8V，注意电平匹配。
- 如果不使用UART，DBG UART建议预留测试点，其余UART引脚悬空处理。
- 若需电平转换，上拉需选用VDD_EXT。

4.9 USB 接口

模块提供一组USB2.0接口。


此接口可用于AT指令、数据传输、固件升级等。

表 4-12 USB 接口引脚定义

引脚号	引脚名称	引脚类型	描述	典型值 (V)
69	USB_DP	AIO	USB2.0差分数据 (+)	-

引脚号	引脚名称	引脚类型	描述	典型值 (V)
70	USB_DM	AIO	USB2.0差分数据 (-)	-
71	USB_VBUS	I	USB VBUS输入，用于热插拔检测	5

图 4-22 USB2.0 接口推荐电路



USB_VBUS为开机选项之一，若USB_VBUS为高，且模块处于关机状态，模块则会执行开机流程。

USB_VBUS可不接，也可实现热插拔。

若需使用USB_VBUS，建议添加USB_VBUS使能或开关电路。

说明

- USB2.0接口建议引出测试点，便于本地升级使用。
- 模块可通过DM/DP实现热插拔功能，USB_VBUS可不接。
- USB_VBUS信号为高开始枚举USB，USB_VBUS信号为低开始卸载USB。
- USB_VBUS信号为5V电平域，需注意电平匹配。
- 若使用USB连接器，需要在USB连接器处增加ESD，建议选取结电容小于0.15pF的ESD。
- USB2.0差分阻抗90欧姆，对内等长控制在10mil以内，建议内层走线，四面包地，走线不超过3个过孔，过孔旁需就近打1-2个地过孔到主地。
- 若无需使用USB接口，相应引脚悬空处理。


4.10 USIM 卡接口

模块提供一组USIM卡接口，可自动识别1.8V/3.0V的USIM卡。

表 4-13 USIM 卡引脚定义

引脚号	引脚名称	引脚类型	描述	典型值 (V)
13	USIM_DET	I	USIM热插拔检测	1.8
14	USIM_VDD	PO	USIM供电电源，1.8V/3.0V自适应	1.8/3.0
15	USIM_DATA	IO	USIM数据	1.8/3.0
16	USIM_CLK	O	USIM时钟	1.8/3.0
17	USIM_RESET	O	USIM复位	1.8/3.0

图 4-23 USIM 卡推荐电路



USIM_DET引脚用于USIM卡在位检测。

- 如果卡在位，需保证USIM_DET引脚为高。
- 如果卡不在位，需保证USIM_DET引脚为低。

说明

- USIM_DET电平为1.8V，注意电平匹配。
- 当USIM卡被移除（热拔）时，USIM_DET引脚的电平从高降为低。
- 当USIM卡插入（热插）时，USIM_DET引脚的电平从低升为高。
- 为了满足3GPP TS 51.010-1 协议及EMC（电磁兼容性）认证的要求，USIM 卡座应该放置于距离模块接口较近的位置（建议PCB 走线从模块接口到USIM卡座长度不能超过100 mm）。避免因走线过长，使波形发生畸变，从而影响信号质量。
- USIM_CLK和USIM_DATA 信号的走线进行包地处理，USIM卡座的GND引脚、模块的USIM卡GND引脚都必须与给模块供电的电源地进行可靠连接。
- 在USIM_VDD与GND 之间并联33nF 和1μF的电容（如果USIM_VDD走线过长，需并联较大的电容，如：4.7μF）。USIM_DATA、USIM_RST、USIM_CLK与GND之间并联3个33pF电容，滤除射频信号的干扰。
- 建议在USIM卡座附近采取防静电措施。防静电器件需要尽可能靠近USIM卡座，选用额定反向工作电压Vrwm=5V，结电容小于10pF的器件。防静电器件的接地须和模块系统地良好连接。
- 如果不使用USIM卡热插拔功能，USIM_DET引脚悬空。
- 如果不使用USIM接口，可悬空相应引脚。


4.11 ADC 接口

模块提供两组ADC接口。

表 4-14 ADC 接口引脚定义

引脚号	引脚名称	引脚类型	描述	输入范围
44	ADC1	AI	ADC接口	50mV~1700mV，最大不超过1750mV
45	ADC0	AI	ADC接口	50mV~1700mV，最大不超过1750mV

图 4-24 ADC 推荐电路



📖 说明


- ADC分压电阻精度需高于1%。
- 如果不使用ADC接口，可悬空相应引脚。
- 输入电压不可超过1.75V。

4.12 RGMII 接口

模块提供一组RGMII接口，可通过此RGMII接口连接PHY。

引脚号	引脚名称	引脚类型	描述	典型值（V）
73	RGMII_RX_D1	I	RGMII接收数据1	1.8
74	RGMII_CTL_RX	I	RGMII接收控制	1.8
75	RGMII_RX_CLK	I	RGMII接收时钟	1.8
76	RGMII_RX_D0	I	RGMII接收数据0	1.8
77	RGMII_TX_D0	O	RGMII发送数据0	1.8
78	RGMII_TX_D1	O	RGMII发送数据1	1.8
79	RGMII_RX_D2	I	RGMII接收数据2	1.8
80	RGMII_TX_D2	O	RGMII发送数据2	1.8
81	RGMII_CTL_TX	O	RGMII发送控制	1.8
82	RGMII_RX_D3	I	RGMII接收数据3	1.8
83	RGMII_TX_CLK	O	RGMII发送时钟	1.8
84	RGMII_TX_D3	O	RGMII发送数据3	1.8
119	RGMII_RST_N	O	RGMII接口复位信号	1.8
120	RGMII_INT_N	I	RGMII接口中断信号	1.8
121	RGMII_MDIO	OD	MDIO接口数据	1.8
122	RGMII_MDC	O	MDIO接口时钟	1.8

图 4-25 RGMII 推荐电路



说明

- 支持10/100/1000Mbps数据传输速率。
- TX以及RX需分组走线，TX[3:0]为一组，RX[3:0]为一组，对内等长控制在±100mil以内。
- 数据走线阻抗控制为单端50ohm。
- 数据以及时钟走线易受干扰，需远离电源/晶体/射频走线/模拟信号等，走线间距需满足3W原则。
- 需注意外部PHY接口定义，避免TX/RX接反。推荐设计PHY端RX定义为：DATA is transmitted from PHY to MAC via RXD[3:0]。
- 如果不使用RGMII接口，可悬空相应引脚。
- MDIO以及控制信号电平为1.8V，若需电平转换，上拉电平需选用VDD_EXT。


4.13 PCIe 接口*

模块提供一组PCIe1.1接口，支持RC模式，可用于连接WIFI/外部PHY等。

引脚号	引脚名称	引脚类型	描述	典型值（V）
140	PCIE_CLKREQ_N	I	PCIe时钟请求	1.8
135	PCIE_WAKE_N	I	PCIe唤醒	1.8
124	PCIE_PERST_N	O	PCIe复位	1.8
136	PCIE_REFCLK_M	AIO	PCIe参考时钟（-）	-
137	PCIE_REFCLK_P	AIO	PCIe参考时钟（+）	-
126	PCIE_RX_M	AI	PCIe接收（-）	-
127	PCIE_RX_P	AI	PCIe接收（+）	-

引脚号	引脚名称	引脚类型	描述	典型值（V）
138	PCIE_TX_M	AO	PCle发送（-），模块内置100nF电容	-
139	PCIE_TX_P	AO	PCle发送（+），模块内置100nF电容	-

图 4-26 PCIe 推荐电路



说明

- PCIE_CLKREQ_N/ PCIE_WAKE_N/ PCIE_PERST_N引脚需预留上拉电阻。
- PCIE_REF_CLK_M/ PCIE_REF_CLK_P引脚需预留对地电阻，根据实际场景调试确定阻值。
- 模块内TX引脚已内置隔直电容，只需要在RX端靠近上位机处放置隔直电容。
- TX/RX/CLK差分阻抗为100欧姆，TX/RX对内等长控制在2mil以内，四面包地处理，普通FR4板材走线长度需小于4inch。
- 建议TX/RX/CLK走线不超过3个过孔，过孔旁需就近打1-2个地过孔到主地。
- 如果不使用PCIe接口，可悬空相应引脚。


4.14 SDIO 接口

模块提供一组SDIO3.0接口，可用于连接EMMC/WIFI等。

引脚号	引脚名称	引脚类型	描述	典型值（V）
28	SDIO_DATA3	IO	SDIO数据位3	1.8
29	SDIO_DATA2	IO	SDIO数据位2	1.8

引脚号	引脚名称	引脚类型	描述	典型值（V）
30	SDIO_DATA1	IO	SDIO数据位1	1.8
31	SDIO_DATA0	IO	SDIO数据位0	1.8
32	SDIO_CLK	O	SDIO时钟	1.8
33	SDIO_CMD	IO	SDIO命令	1.8

图 4-27 SDIO 推荐电路



说明

- 数据走线阻抗控制为单端50ohm。
- 数据以及时钟走线易受干扰，需远离电源/晶体/射频走线/模拟信号等，走线间距需满足3W原则。
- 建议预留上拉电阻以及对地电容，根据实际调测情况确定是否上件。
- 如果不使用SDIO接口，可悬空相应引脚。


4.15 SPI 接口*

模块提供一组SPI接口，最大时钟频率24MHz。

引脚号	引脚名称	引脚类型	描述	典型值（V）
37	SPI_CS_N	O	SPI片选信号	1.8
38	SPI_MOSI	O	SPI主输出从输入	1.8
39	SPI_MISO	I	SPI从输出主输入	1.8

引脚号	引脚名称	引脚类型	描述	典型值（V）
40	SPI_CLK	IO	SPI时钟	1.8

图 4-28 SPI 推荐设计



- 说明
- 如果不用SPI接口，可悬空相应引脚。


4.16 RF 天线接口

模块提供两个天线接口。

表 4-15 天线接口引脚定义

引脚号	引脚名	天线类型	频段
49	ANT_MAIN	TRX0	NR: n1/3/5/8/28/41/78/79 LTE: B1/3/5/8/34/38/39/40/41
35	ANT_DIV	RX1	NR: n1/3/5/8/28/41/78/79 LTE: B1/3/5/8/34/38/39/40/41

图 4-29 天线走线推荐电路



说明

- 如上图所示为 π 型电路，如果走线较短，建议采用一个 π 型电路。如果走线较长，建议采用两个 π 型电路，其中一个 π 型电路靠近模块放置，另一个 π 型电路靠近天线接口放置。
- 初次贴片建议 $C1=33\text{pF}$ ， $C2=C3=\text{NC}$ ， $L1=1\text{nH}$ ， $L2=68\text{nH}$ 。最终值请根据实际调试情况确定。
- USIM、USB、PWRKEY、RESET_N等高速以及敏感信号远离射频走线。
- 每个天线之间至少保持15dB的隔离度。

4.17 测试点设计

建议增加如下的测试点，以便于问题分析以及快速定位。

- 以下的测试点在客户单板上是必须的：
 - USB2.0测试点：USB为近端升级的途径，需要在DM/DP信号上增加测试点，也可在DM/DP信号线增加一个0R电阻，必要时可断开此电阻连接电脑，用于分析
 - PWRKEY：开关机信号，需要设计测试点
 - RESET_N：复位信号，需要设计测试点
 - WAKEUP_IN：休眠控制信号，需要设计测试点
 - VDD_EXT：模块1.8V对外输出，需要设计测试点
 - FAST_BOOT：强制下载控制信号，需要设计测试点
 - DBG_UART：调测串口
- 以下的测试点，客户可根据自身情况进行设计：
 - WAKE_OUT：模块唤醒主机信号
 - UART0_RXD/UART0_TXD：主串口

4.18 预留/NC引脚

预留引脚以及NC引脚内部有连接，使用时必须为NC，不连接。

5 射频特性

关于本章

- 5.1 工作频段
- 5.2 传导射频测量
- 5.3 传导射频特性
- 5.4 天线设计

5.1 工作频段

模块RF频段如下表所示。

表 5-1 频段信息

频段	Tx	Rx
Band 1	1920–1980 MHz	2110–2170 MHz
Band 3	1710–1785 MHz	1805–1880 MHz
Band 5	824–849 MHz	869–894 MHz
Band 8	880–915 MHz	925–960 MHz
Band 34	2010–2025 MHz	2010–2025 MHz
Band 38	2570–2620 MHz	2570–2620 MHz
Band 39	1880–1920 MHz	1880–1920 MHz
Band 40	2300–2400 MHz	2300–2400 MHz
Band 41	2496–2690 MHz	2496–2690 MHz
NR n1	1920–1980 MHz	2110–2170 MHz

频段	Tx	Rx
NR n3	1710-1785 MHz	1805-1880 MHz
NR n5	824-849 MHz	869-894 MHz
NR n8	880-915 MHz	925-960 MHz
NR n28	703-748MHz	758-803 MHz
NR n41	2496-2690 MHz	2496-2690 MHz
NR n78	3300-3800 MHz	3300-3800 MHz
NR n79	4400-5000 MHz	4400-5000 MHz

5.2 传导射频测量

5.2.1 测试环境

表 5-2 测试仪表

测试仪器	R&S CMW500, Anritsu MT8821C, STAR POINT SP9500, Anritsu MT8000A
测试射频电缆	Rosenberger L71-C1841-300
电源	Aglient66319D

 说明

- 频段的补偿值与线缆和测试环境有关。
- 根据实际线缆情况，设定仪器补偿值。

5.2.2 测试标准

模块测试标准满足3GPP协议标准。

5.3 传导射频特性

5.3.1 接收灵敏度

接收灵敏度如下表所示，测试温度为+25℃，供电电压3.8V。

表 5-3 接收灵敏度

频段	3GPP标准要求 (dBm)	测试值 (dBm)
LTE Band 1 (Main+AUX,10 MHz)	< -96.3	-102.6
LTE Band 3 (Main+AUX,20 MHz)	< -90.3	-99
LTE Band 5 (Main+AUX,10 MHz)	< -94.3	-103.2
LTE Band 8 (Main+AUX,10 MHz)	< -93.3	-103.4
LTE Band 34 (Main+AUX,10 MHz)	< -96.3	-102.2
LTE Band 38 (Main+AUX,10 MHz)	< -96.3	-101.8
LTE Band 39 (Main+AUX,10 MHz)	< -96.3	-102.3
LTE Band 40 (Main+AUX,10 MHz)	< -96.3	-102.1
LTE Band 41 (Main+AUX,10 MHz)	< -94.3	-101.8
NR n1 (2RX,20 MHz)	< -93.1	-98.4
NR n3 (2RX,20 MHz)	< -90.1	-98
NR n5 (2RX,20 MHz)	< -86.1	-96.1
NR n8 (2RX,20 MHz)	< -85.1	-95.1
NR n28 (2RX,20 MHz)	< -90.1	-99.3
NR n41 (2RX,20 MHz)	< -91.1	-97.5
NR n78 (2RX,20 MHz)	< -91.8	-100.4
NR n79 (2RX,20 MHz)	< -91.8	-100.4

5.3.2 传导发射功率

传导功率如下表所示，测试温度为+25℃，供电电压3.8V。

表 5-4 传导发射功率

频段	3GPP标准要求(dBm)	测试值 (dBm)
LTE Band 1	20.3-25.7	23
LTE Band 3	20.3-25.7	23
LTE Band 5	20.3-25.7	23
LTE Band 8	20.3-25.7	23
LTE Band 34	20.3-25.7	23

频段	3GPP标准要求(dBm)	测试值 (dBm)
LTE Band 38	20.3-25.7	23
LTE Band 39	20.3-25.7	23
LTE Band 40	20.3-25.7	23
LTE Band 41	20.3-25.7	23
NR n1	20.3-25.7	23
NR n3	20.3-25.7	23
NR n5	20.3-25.7	23
NR n8	20.3-25.7	23
NR n28	20.3-25.7	23
NR n41	20.3-25.7	23
NR n78	20.3-25.7	23
NR n79	20.3-25.7	23

5.4 天线设计

5.4.1 S11（ VSWR ）

S11（反射系数）是指天线输入阻抗同参考阻抗（50 ohm）的匹配指数。S11表示天线谐振特点和阻抗带宽。VSWR（Voltage Standing Wave Ratio，即驻波比）是S11的另一种说法。S11和天线效率相关，它可用网络分析仪测量。

5.4.2 天线效率

天线效率即辐射出去的功率和输入到天线的有用功率之比。天线的辐射功率往往会因为以下天线部分的损耗而比输入功率小：回波损耗，介值损耗以及耦合损耗。

天线效率与它的电气尺寸有关，通常天线效率随电气尺寸的增加而增加。

除此之外，天线口的传输线也是天线的一部分，线损耗随线长度和频率的增加而增加。建议选线时，线缆损耗尽可能要低。

为保证模块射频辐射性能，建议天线效率（自由空间）为：

- 主集天线的效率≥40%（频段低于960 MHz时）；≥50%（频段高于1710 MHz时）
- 分集天线的效率≥主天线接收频段效率的50%

6 电气特性

关于本章

- 6.1 极限工作电压
- 6.2 工作和存储环境
- 6.3 应用接口电气特性
- 6.4 输入电源特性
- 6.5 静电防护
- 6.6 客户PCB设计
- 6.7 热设计

6.1 极限工作电压

表 6-1 输入电源要求

参数	描述	最小值	最大值	单位
VBAT	外部电源输入	-0.3	5	V

说明

- 模块输入电压不能超过此范围，否则会造成模块永久性损坏。

6.2 工作和存储环境

表 6-2 工作和存储温度以及湿度

参数	最小值	最大值	单位
正常工作温度	-30	75	℃
扩展工作温度	-40	85	℃
存储温度	-40	90	℃
湿度	5	95	%

6.3 应用接口电气特性

表 6-3 数字引脚电气特性(1.8V 电平域)

参数	描述	最小值	最大值	单位
V _{IH}	输入高电压范围	1.17	1.98	V
V _{IL}	输入低电压范围	-0.3	0.63	V
V _{OH}	输出高电压范围	1.35	-	V
V _{OL}	输出低电压范围	-	0.45	V

表 6-4 USIM 卡接口电气特性

参数	描述	最小值	最大值	单位
V _{IH}	输入高电压范围	0.625*VDD (3.0 V) 1.27 (1.8 V)	VDD+0.3 (3.0 V) 2.00 (1.8 V)	V
V _{IL}	输入低电压范围	-0.3	0.25*VDD (3.0 V) 0.58 (1.8 V)	V
V _{OH}	输出高电压范围	0.75*VDD (3.0 V) 1.40 (1.8 V)	-	V
V _{OL}	输出低电压范围	-	0.125*VDD (3.0 V) 0.45 (1.8 V)	V


6.4 输入电源特性

6.4.1 输入电压

表 6-5 输入电压要求

参数	最小值	典型值	最大值	单位
VBAT	3.3	3.8	4.4	V

图 6-1 发射状态电压波形图



说明

- 模块在正常工作中，为保证工作性能，VBAT-min不能低于输入电压要求的最小值。

表 6-6 模块输入电流需求

电压	电流
VBAT	3A

6.4.2 功耗

模块功耗如下表所示，测试温度为+25℃，供电电压3.8V。

表 6-7 平均待机/关机功耗

工作模式	典型测量值 (mA@3.8V)	备注
LTE休眠 (SLEEP)	2.1	模块上电 DRX=1.28s
NR休眠 (SLEEP)	2.1	模块上电 DRX=1.28s
LTE空闲态 (IDLE)	30	模块上电 DRX=1.28s USB断开
	46	模块上电 DRX=1.28s USB连接
NR空闲态 (IDLE)	31	模块上电 DRX=1.28s USB断开
	46	模块上电 DRX=1.28s USB连接
POWER OFF	0.007	VBAT上电，模块不开机

表 6-8 平均发射功耗

类型	频段	平均电流(mA)	测试功率 (dBm)
NR	n1	177	10
		700	23.5
	n3	180	10
		610	23
	n5	168	10
		550	23
	n8	160	10
		620	23
	n28	170	10
		750	23

类型	频段	平均电流(mA)	测试功率 (dBm)
	n41	130	10
		227	23.5
	n78	180	10
		320	23.5
	n79	190	10
		310	22.7
LTE	Band 1	170	10
		580	23.5
	Band 3	160	10
		530	23.1
	Band 5	160	10
		500	23.4
	Band 8	170	10
		570	23.4
	Band 34	120	10
		360	22.6
	Band 38	130	10
		360	23.5
	Band 39	120	10
		340	23.3
	Band 40	120	10
		320	23.4
	Band 41	130	10
		340	23.8

📖 说明

- 上述测试数据来源于鼎桥实验室。

6.5 静电防护

6.5.1 模块静电放电特性

模块VBAT/GND接口以及天线接口可承受接触放电 $\pm 4\text{kV}$ ，空气放电 $\pm 8\text{kV}$ 。

说明

- 测试数据基于开发板。
- ESD防护等级与原理图PCB设计/器件选型强相关，可参考原理图设计指南。

6.5.2 ESD 设计建议

- 在制造、组装、包装、搬运和储存过程中应注意静电防护，以减少静电对模块的损害。
- USB口应增加防护器件进行静电保护，DM/DP信号选取结电容小于 0.15pF 的静电防护器件，同时在DM/DP信号上并联增加共模电感。
- USIM卡接口选取结电容小于 10pF 的静电防护器件。
- 静电防护器件走线应遵循V型走线，不要走T型走线。
- 模块周边地保持完整，不要分割。

6.5.3 ESD 环境控制建议

- EPA（静电放电保护区）区域铺设防静电地板，并满足表面电阻、系统电阻大于等于 $1\times 10^4\Omega$ 且小于 $1\times 10^9\Omega$ 。
- EPA区域主接地系统接地良好，没有地线松动的现象，并且接地阻值满足小于 4Ω 。
- 操作静电敏感器件工作台设置公共接地点、手腕带插孔座并铺设防静电台垫，并且手腕带插孔座到公共接地点之间的阻值满足小于 4Ω ，防静电台垫的表面电阻、系统电阻小于 $1\times 10^9\Omega$ 。
- EPA 使用防静电双回路腕带，并且腕带插入了专用腕带插孔座，无鳄鱼夹接地现象。
- 静电敏感器件及其组件的加工设备、测试仪器、工具、装备都进行了可靠接地，指标要求：
 - 硬接地 $<4\Omega$
 - 软接地： $1\times 10^5\Omega\leq R_g<1\times 10^9\Omega$
 - ICT夹具软接地部分： $1\times 10^5\Omega\leq \text{ICT夹具软接地电阻}<1\times 10^{11}\Omega$
 - 电烙铁容易氧化，接地电阻可接受范围 $<20\Omega$
- 设备、仪器、工具和工装上接触静电敏感器件的部分和靠近静电敏感器件的运动部件由防静电材料制成的并有良好的接地；非防静电材料部分进行了防静电处理措施，如涂防静电液、离子化（要求抽测摩擦电压： $<100\text{V}$ ）。
- 生产设备上的关键部件（即直接接触静电敏感器件或与其距离小于 30cm 的部分），如传送带、传送链、导轮、SMT吸嘴等是否都是由防静电材料制成的，并有效的接地通路（要求抽测摩擦电压： $<100\text{V}$ ）。
- 在接触IC、单板、模块等静电敏感器件、组件的过程中员工都正确佩戴了防静电腕带、防静电手套或指套，坐式作业员工要求必须佩带防静电腕带。
- 静电敏感器件及组件的包装盛放都有明显的防静电警示标识。
- 单板、IC等没有散乱堆放、裸露叠放或与其它静电源混放的现象。

- 在EPA外运输和存储静电敏感器件及组件采取有效的屏蔽措施。

6.6 客户 PCB 设计

6.6.1 高速信号走线整体建议


模块对外高速接口为USB2.0，注意事项如下：

- 差分信号对尽可能对称布线。
- 高速走线建议在PCB内层，四面包地处理。
- 高速走线过孔就近处放置一至两个地过孔到主地。
- 参考层不要被分割。

6.6.1.1 USB 走线建议

- USB2.0走线建议如下
 - USB差分走线满足 $90\Omega \pm 10\%$ 。
 - USB的DM/DP之间走线长度差不超过10mil。
 - USB2.0的DM/DP用于近端升级以及问题分析，建议增加测试点，测试点的建议如下：
 - 测试点应尽可能小（推荐尺寸25mil），两个测试点的距离尽可能近（推荐中心距50mil）。
 - 在USB2.0走线上引出测试点，不要单独拉出走线引出测试点，避免出现STUB。

图 6-2 USB2.0 测试点推荐布线方式



6.6.1.2 RF 走线建议

- RF走线建议如下：
 - RF走圆滑的弧线，不要走折线。
 - RF走线进行包地处理，走线两边打上密集地孔。
 - RF走线应遵循 50Ω ，此阻抗取决于走线宽度、板材介电常数、距离地平面距离等。下图展示了微带线以及带状线情况下 50Ω 阻抗匹配的情况。

图 6-3 微带线




图 6-4 带状线




图 6-5 隔层参考设计





图 6-6 RF PAD 隔层参考示意图



可以使用阻抗模拟工具计算RF主焊盘的阻抗。如果射频走线阻抗小于50Ω，建议第二层挖空，第三层铺地处理。要挖空多少层取决于PCB介电常数、走线宽度以及走线距离地层的距离。最终目标是使RF主焊盘阻抗尽可能接近50Ω。

6.7 热设计

模块在工作时会产生热量，为减轻模块温度上升对自身以及周围器件的影响，需在设计阶段考虑热设计。

- 模块内圈地焊盘为散热辅助焊盘，此类焊盘在底板设计时需保证与底板充分且可靠的连接，可适当增加地过孔到主地以协助散热。
- 增加地平面层数，并尽量保证地平面完整性。
- 模块远离发热量大的器件以及热敏感器件（电源、晶体、铝电解电容等，靠近模块电容优选X7R/C0G规格）。
- 若依靠底板设计无法满足散热要求，可考虑添加散热器，此时有以下注意事项：
 - 可选从底板BOT面添加散热器的方式，以及从模块顶部添加散热器方式。
 - 散热器需要选择导热性高的金属材料，如铜或者铝。
 - 散热器的尺寸以及扇叶数根据实际实测情况进行选择，理论上散热面积越大效果越好。
 - 散热器根据整机结构进行设计，做好定位以及固定措施。
 - 若选择从底板BOT面添加散热器，需底板模块内圈地正下方的BOT面做漏铜处理，铺上完整的地，不要放置元器件，并密集的打上地过孔（推荐采用全连接过孔，孔间距为75mil），作为导热材料放置区域。
 - 导热材料的热传导系数需大于 $3.0\text{W/m}\cdot\text{K}$ ，厚度不超过4mm，尽量保证在2.5mm以内。
 - 组装上散热器之后，需保证导热材料压缩程度为15%~30%之间。

图 6-7 底部添加散热器示意图





图 6-8 顶部添加散热器示意图



7 机械特性

关于本章

[7.1 存储条件](#)

[7.2 潮敏特性](#)

[7.3 烘烤参数](#)

[7.4 模块尺寸](#)

[7.5 实物图](#)

[7.6 钢网设计](#)

[7.7 回流曲线](#)

[7.8 包装](#)

7.1 存储条件

温度 $<40^{\circ}\text{C}$ ，相对湿度 $<90\%$ （RH），真空包装且密封良好的情况下，确保12个月的可直接使用要求。

7.2 潮敏特性

模块潮湿敏感等级为3级。

拆封后，在环境条件为温度 $<30^{\circ}\text{C}$ 和相对湿度 $<60\%$ （RH）情况下168小时（推荐72小时）内进行焊接。

若出现以下情况，则需要对模块进行烘烤之后才能进行焊接，避免在焊接时出现分层、起泡等不良：

- 存储温度以及相对湿度不满足存储要求
- 拆封后超过168小时未进行焊接
- 拆封后存储条件不满足潮敏特性要求

- 真空包装破损或漏气
- 模块返修或更新固件之后未及时采用真空包装存储
- 真空包装完好，但超过质保期

说明

- 产品搬运、存储、加工过程必须遵循IPC/JEDEC J-STD-033规范。

7.3 烘烤参数

表 7-1 烘烤参数

温度	烘烤环境	烘烤时间	备注
125℃+10/-0℃	湿度<5%RH	8小时	需注意托盘/卷带/包装温度承受范围
90℃+8/-0℃	湿度≤5%RH	25小时	
40℃+5/-0℃	湿度≤5%RH	192小时	

说明

- 以上烘烤参数任选其一，生产时根据实际情况进行确认。

7.4 模块尺寸

图 7-1 模块尺寸(单位：mm)






图 7-2 模块 PAD 尺寸(单位：mm)



7.5 实物图

模块实物图如下：

图 7-3 实物图



说明


- 上述实物图非最终版本，部分镭雕信息跟随生产批次变化。

7.6 钢网设计

模块焊盘部分推荐采用0.15~0.18mm厚度钢网。

模块具有四种不同类型的焊盘，如下图所示：

图 7-4 模块焊盘示意图



模块具有四种不同尺寸pad，如上图所示，分别为A/B/C/D类，如下为钢网开孔推荐参数：

表 7-2 推荐钢网开孔参数

pad类型	长边开孔 (mm)	短边开孔 (mm)	备注
A	1.0	1.0	-
B	-	-	此为散热焊盘，按图示开孔，开孔面积保持40%
C	0.8	0.8	-
D	2.1~2.3	0.8	根据实际情况选择长度，保证上锡量

7.7 回流曲线

模块仅支持回流一次，若PCB双面布局，需保证模块在第二次回流时焊接。

如下为模块推荐的回流焊温度曲线：

图 7-5 推荐回流焊温度曲线




表 7-3 回流参数

阶段	推荐温度	持续时间	关键参数
预热	40~165℃	-	温度上升斜率：1~3℃/s
均热	165~217℃	60~100s	-
回流	>217℃	45~60s	最高温度：237~245℃
冷却	-	-	冷却降温斜率：-1~-3℃/s

7.8 包装

采用胶盘方式包装，每盘包装200pcs模块，此为最小包装。每大箱装入4盘，每大箱共计800pcs。

8 认证

下表为MT5710-CN的认证信息。如有更多的认证需求或者认证相关的具体信息，请联系鼎桥通信技术有限公司。

表 8-1 MT5710-CN 认证

认证	认证情况
CCC	已取证
SRRC	已取证
NAL	已取证

9 缩略语

表 9-1 缩略语

缩略语	英文全称	中文全称
3GPP	Third Generation Partnership Project	第三代合作伙伴计划
CCC	China Compulsory Certification	中国强制认证
CTA	China Type Approval	进网许可证
DL	Downlink	下行链路
DRX	Discontinuous Reception	非连续性接收
EPA	Electrostatic Discharge Protected Area	静电放电保护工作区
ESD	Electrostatic Discharge	静电释放
ESR	Equivalent Series Resistance	等效串联电阻
Gbps	Giga Bits Per Second	吉比特每秒
GPIO	General-purpose I/O	通用输入输出
HSPA	Enhanced High Speed Packet Access	高速分组接入
ICT	In-circuit testing	内电路测试
LDO	Low Dropout Regulator	低压差线性稳压器
LED	Light Emitting Diode	发光二极管
LTE	Long Term Evolution	长期演进
Mbps	Mega Bits Per Second	兆比特每秒
MIPI	Mobile Industry Processor Interface	移动产业处理器接口

缩略语	英文全称	中文全称
MO	Mobile Originated	终端呼叫
MT	Mobile Terminated	移动终端
NC	Not Connected	无连接
NR	New Radio	新空口
NSA	NON-Standalone	非独立组网
OD	Open-Drain	漏极开路
PCB	Printed Circuit Board	印制线路板
PCIE	Peripheral Component Interconnect Express	外设部件互连标准
PCM	Pulse Code Modulation	脉冲编码调制
PDU	Protocol Data Unit	协议数据单元
RF	Radio Frequency	射频
RoHS	Restriction of the Use of Certain Hazardous Substances	电气、电子设备中限制使用某些有害物质指令
RSE	Radiated Spurious Emission	辐射杂散
RX	Receive	接收
SA	Standalone	独立组网
SMS	Short Message Service	短消息服务
SRRC	State Radio Regulatory Commission of the People' s Republic of China	无线电型号核准认证
TVS	Transient Voltage Suppressor	瞬态电压抑制器
TX	Transmit	发送
UART	Universal Asynchronous Receiver & Transmitter	通用异步收发传输器
UL	Uplink	上行链路
USB	Universal Serial Bus	通用串行总线
USIM	Universal Subscriber Identity Module	全球用户标识模块
V _{IH}	Input High Voltage Level	输入高电压电平
V _{IL}	Input Low Voltage Level	输入低电压电平

缩略语	英文全称	中文全称
V _{OH}	Output High Voltage Level	输出高电压电平
VOL	Output Low Voltage Level	输出低电压电平
VSWR	Voltage Standing Wave Ratio	驻波比
WCDMA	Wideband Code Division Multiple Access	宽带码分多址
WEEE	Waste Electrical and Electronic Equipment	废弃电子电机设备